幾乎每個人都知道，生產(chǎn)的大部分DRAM最終都將用在臺式機和筆記本電腦中。實際上生產(chǎn)的所有DRAM中約有90％用于計算機，而剩下的10％作為方形釘敲入圓孔中。越來越多的SoC設(shè)計需要某種形式的外部存儲器的接口?，F(xiàn)代化的DDR2 SDRAM具有供電安全性，高存儲容量，低成本和合理的通道帶寬的特性，但具有笨拙的接口和復(fù)雜的控制器問題。
 
結(jié)合內(nèi)部DRAM陣列產(chǎn)生的獨特命令結(jié)構(gòu)，SoC設(shè)計人員面臨著將現(xiàn)代DRAM接口納入其設(shè)計的艱巨任務(wù)。
 
SDRAM的簡要歷史
 
在過去的15年中，商品DRAM的發(fā)展使接口峰值帶寬增加了2000％以上。盡管沒有人能夠改變物理學(xué)的基本原理并對基本隨機行訪問的延遲進行類似的改進，但引腳帶寬的增加和突發(fā)數(shù)據(jù)的訪問能力已幫助縮小了與典型處理器之間的差距。對更快的內(nèi)存帶寬的無限滿足。在此期間，聯(lián)合電子設(shè)備工程委員會（JEDEC）委員會稱為JC42，一直是商品DRAM行業(yè)標準的主要溫床。
 
1993年底，JEDEC發(fā)布了原始的SDRAM標準，該標準最終被稱為PC100 SDRAM標準。將SDRAM的時序參數(shù)推向?qū)嶋H極限，導(dǎo)致PC133 SDRAM將通道頻率提高到133MHz。
 
到1990年代后期，JEDEC已經(jīng)有了堅實的DRAM路線圖。從1996年開始到2000年6月結(jié)束，JEDEC制定了DDR（雙倍數(shù)據(jù)速率）SDRAM規(guī)范（JESD79）。為了對需要更高帶寬的系統(tǒng)進行重大改進，DDR SDRAM對PC100和PC133 SDRAM進行了重大改進，包括雙邊沿時鐘（又稱雙倍數(shù)據(jù)速率或DDR時鐘），源同步數(shù)據(jù)選通，SSTL_2低壓信號傳輸和內(nèi)部延遲鎖定環(huán)（DLL）。DDR2 SDRAM隨后在2003年（JESD79-2）被指定，其引腳帶寬高達800Mb / s，是DDR SDRAM的兩倍。
 
在DDR和DDR2 SDRAM標準的開發(fā)過程中，工程師將更多的注意力集中在整體系統(tǒng)時序預(yù)算上，以及在這些方面可以解決限制性能的關(guān)鍵領(lǐng)域。DDR時鐘是一種行之有效的概念，可以在避免出現(xiàn)更高頻率時鐘的同時提高帶寬（盡管確實把重點放在了時鐘占空比要求上）。DDR和DDR2 SDRAM標準中最值得一提的要素可能是采用源同步時鐘并結(jié)合了片上DLL（或等效電路）。

關(guān)鍵詞：SDRAM