很多人會把DDR5和顯卡上使用的GDDR5技術(shù)混淆，其實兩者應用場合不同。下面這張圖展示了目前三種主流內(nèi)存技術(shù)（DDR、GDDR、LPDDR）的速度對比和應用場合。

                                                      
DDR（Double Data Rate）是用于系統(tǒng)的RAM技術(shù)，其特點是高帶寬、低延時。DDR總線每個Channel是64bit寬度，每根Data的管腳（DQ）可以進行讀操作或?qū)懖僮鳎ú煌瑫r）。目前的最新標準是DDR4，數(shù)據(jù)線可以支持到3200MT/s，而DDR5是未來的技術(shù)，數(shù)據(jù)速率會再翻倍。

 

GDDR（Graphics Double Data Rate），是用于顯示的RAM技術(shù)，其特點是高帶寬、高延時。GDDR5技術(shù)實際來源于DDR3，只不過降低了電壓，減少了位寬（但支持更多Channel），通過數(shù)據(jù)編碼和讀寫線分開提高了數(shù)據(jù)速率（3G~6GT/s）。GDDR5已經(jīng)使用了將近10年，目前最新的標準是GDDR6。

 

從數(shù)據(jù)速率上來說，GDDR更高，適合顯示圖像這種需要大數(shù)據(jù)量傳輸而對時延不太敏感的場合；而DDR技術(shù)由于延時小，所以更適合于CPU這種數(shù)據(jù)隨機讀取的場合。

 

據(jù)內(nèi)部可靠消息，由于DDR5的數(shù)據(jù)速率已經(jīng)達到甚至超過了現(xiàn)在一些串行總線的數(shù)據(jù)速率，所以DDR5芯片的接收端還會采用在串行總線上廣泛應用的可變增益放大器VGA（variable gain amplifier）、可變Delay（通過DLL實現(xiàn)）以及4階DFE（decision feedback equalizer）均衡技術(shù)以優(yōu)化采樣位置和眼圖的質(zhì)量。下圖是DDR5芯片接收端的設計架構(gòu)。

                                                    
另外，DDR5還會采用HBM的封裝以提高內(nèi)存芯片的密度和通道數(shù)。High Bandwidth Memory (HBM) 技術(shù)最早來源于AMD、Hynix、UMC、Amkor、ASE等公司，是一種高速的3D封裝的RAM接口技術(shù)。第一代的HBM技術(shù)在2013年被JEDEC協(xié)會采納（JESD235標準），代表產(chǎn)品是AMD公司代號為Fuji的GPU芯片（下圖）；而其第二代的HBM2技術(shù)也在2016年被JEDEC協(xié)會采納（JED235A標準），代表產(chǎn)品是nVidia公司的Tesla P100芯片。目前，第三代的HBM3技術(shù)也在開發(fā)過程中，并將用于未來的DDR5芯片上。

                                                     
HBM技術(shù)可以把最多8層DRAM的Die堆疊起來，并通過TSV（Through-Silicon Vias：硅通孔）技術(shù)和內(nèi)存控制器通過相應的Interposer互聯(lián)起來。在HBM接口中，內(nèi)存控制器和和不同的Die間采用獨立的Channel進行互聯(lián)，各個Channel間互相沒有關(guān)系，因為可以進行獨立的時序設計以提高數(shù)據(jù)傳輸速率。比如在采用4層Die堆疊、每個Die有2個Channel、每個Channel有128bit寬度時，如果采用4顆芯片，則總的數(shù)據(jù)位寬= 4（Stack）*4（Die）*2（Ch）*128（bit）= 4096bit。

                                                     

關(guān)鍵詞：DDR5      

上一篇：單片機的片內(nèi)存儲器跟片外存儲器的詳解