在談到可穿戴技術(shù)的未來時(shí)，清楚地表明了可穿戴技術(shù)創(chuàng)新的未來進(jìn)程。響亮而明確的是，要想成功，可穿戴電子產(chǎn)品必須小而又要保持性能。存儲芯片供應(yīng)商宇芯電子本文主要講解SRAM中晶圓級芯片級封裝的需求。
 
為了減少占用空間，從而減少整個(gè)電路板空間，微控制器每隔一代就都遷移到較小的過程節(jié)點(diǎn)。同時(shí)他們正在進(jìn)化以執(zhí)行更復(fù)雜，更強(qiáng)大的操作。隨著操作變得更加復(fù)雜，迫切需要增加高速緩存。不幸的是對于每個(gè)新的過程節(jié)點(diǎn)，增加嵌入式緩存（嵌入式SRAM）變得具有挑戰(zhàn)性，原因有很多，包括更高的SER，更低的良率和更高的功耗?？蛻暨€具有定制的SRAM要求。對于MCU制造商而言，要提供所有可能的緩存大小，將要求他們擁有太大而無法管理的產(chǎn)品組合。這推動了對限制控制器管芯上的嵌入式SRAM以及通過外部SRAM進(jìn)行緩存的需求。
 
但是由于外部SRAM占用了大量的電路板空間，因此使用外部SRAM面臨著微型化的挑戰(zhàn)。由于其六晶體管結(jié)構(gòu)，通過將外部SRAM移植到較小的工藝節(jié)點(diǎn)來減小外部SRAM的尺寸將帶來困擾小型化嵌入式SRAM的相同問題。
 
這將我們帶到這個(gè)古老問題的下一個(gè)替代方案：減小外部SRAM中的芯片封裝與芯片尺寸之比。通常封裝的SRAM芯片的尺寸是裸片尺寸的很多倍（最大10倍）。解決該問題的一種普遍方法是根本不使用封裝的SRAM芯片。它是有道理采取SRAM芯片（1/10個(gè)尺寸，然后使用復(fù)雜的多芯片封裝（MCP）或3D封裝技術(shù)（也稱為SiP或系統(tǒng)級封裝）將其與MCU芯片封裝在一起。但是這種方法需要大量投資，并且僅對最大的制造商才可行。從設(shè)計(jì)的角度來看，這也降低了靈活性，因?yàn)镾iP中的組件不容易更換。例如如果有可用的新技術(shù)SRAM，我們就不能輕易地在SiP中輕松替換SRAM芯片。要更換封裝內(nèi)的任何裸片，必須重新鑒定整個(gè)SiP。重新資格需要重新投資和更多時(shí)間。
 
那么有沒有一種方法可以節(jié)省電路板空間，同時(shí)又將SRAM排除在MCU之外，而又不會使MCP陷入麻煩呢？回到管芯與芯片尺寸之比，我們確實(shí)看到了顯著改進(jìn)的余地。為什么不檢查是否有可以緊貼模具的包裝？換句話說，如果您不能取消包裝，請減小尺寸比例。
 
當(dāng)前最先進(jìn)的方法是通過使用WLCSP（晶圓級芯片級封裝）來減小封裝的芯片尺寸。WLCSP是指將單個(gè)單元從晶圓切成小塊后將其組裝在封裝中的技術(shù)。該器件本質(zhì)上是一個(gè)具有凸點(diǎn)或球形陣列圖案的裸片，無需使用任何鍵合線或中介層連接。根據(jù)規(guī)格，芯片級封裝部件的面積最多比芯片大20％。如今工藝已經(jīng)達(dá)到了創(chuàng)新水平，制造工廠可以在不增加芯片面積的情況下生產(chǎn)CSP器件（僅略微增加厚度以適合凸塊/球）。
   
數(shù)字。晶圓級芯片級封裝（WLCSP）提供了減小封裝裸片尺寸的最先進(jìn)方法。此處顯示的WLCSP是由Deca Technologies開發(fā)的，不會增加組成它的芯片的面積。（來源：Deca Technologies/賽普拉斯半導(dǎo)體）
 
CSP相對于裸片具有某些優(yōu)勢。CSP設(shè)備更易于測試，處理，組裝和改寫。它們還具有增強(qiáng)的導(dǎo)熱特性。當(dāng)管芯轉(zhuǎn)移到更新的工藝節(jié)點(diǎn)時(shí)，可以縮小管芯的同時(shí)標(biāo)準(zhǔn)化CSP的大小。這確保了CSP部件可以被新一代CSP部件所取代，而不會因更換模具而帶來任何復(fù)雜性。
 
很明顯，在可穿戴設(shè)備和便攜式電子產(chǎn)品的需求方面，這些節(jié)省的空間非常重要。例如，當(dāng)今許多可穿戴設(shè)備中的存儲器使用的48球BGA具有8mmx6mmx1mm（48mm3）的尺寸。相比之下，CSP型封裝中的同一零件的尺寸為3.7mmx3.8mmx0.5mm（7mm3）。換句話說，可以將體積減小85％。這種節(jié)省可用于減少便攜式設(shè)備的PCB面積和厚度。因此，可穿戴設(shè)備和物聯(lián)網(wǎng)（IoT）制造商對基于WLCSP的設(shè)備的需求不僅限于SRAM，而且還有新的需求。


關(guān)鍵詞：SRAM